· Eduardo Vieira · Programación Industrial · 5 min de lectura
Validación de lógica PLC antes de puesta en marcha
Construí evidencia desde requisitos hasta simulación, HIL, FAT, SAT y firma física sin confundir niveles.

Validación de lógica PLC antes de puesta en marcha
Validar lógica PLC antes de puesta en marcha permite encontrar requisitos ambiguos y brechas de recuperación cuando corregirlos es más seguro y menos costoso. Convierte el comportamiento esperado en evidencia revisable antes de llevar un cambio a equipo instalado, sin confundir resultados de simulación con resultados físicos.
Trazá requisitos y congelá la línea de base
Una validación PLC útil une cada requisito con un escenario, criterio observable, nivel de evidencia, responsable y cambio posterior. Cada fila de trazabilidad debe contener ID de requisito, escenario, nivel de evidencia, entradas, resultado esperado, responsable, baseline, resultado real, estado y disparador de regresión. Así se ven omisiones: requisito sin escenario no está probado y escenario sin responsable no está aceptado. Antes de probar, congelá proyecto, firmware, librerías, configuración de hardware, mapa I/O, parámetros de drive, modelo de planta y versión de herramienta. Un resultado sin esa línea de base no permite comparar una actualización, una edición online o una sustitución de equipo. Una edición online invalida la línea de base hasta capturar proyecto, configuración y resultado modificados.
Separá cuatro niveles de evidencia
Las pruebas host o unitarias cubren cálculos, conversiones y decisiones deterministas sin runtime PLC; no prueban scan ni I/O. El simulador o emulador PLC ejecuta parte de la semántica de proyecto, no hardware ni cableado. Un modelo de planta, SIL o MIL permite explorar interacción representada cuando es válido para esa pregunta. HIL y I/O física revelan integración configurada, pero tampoco prueban por sí solos autorización de producción, ambiente completo o seguridad de proceso.
Probá la máquina de estados
Definí estados, entradas, salidas, timers, timeout, estado inválido, reset, retención y default seguro. Probá operación normal, start, stop, pause, pérdida de permissive, timeout, sensor trabado, valor fuera de rango, pérdida de comunicaciones, reboot PLC, recuperación de energía y transición inesperada. El criterio debe indicar también qué no ocurre: una reconexión o reinicio no reanuda un comando salvo narrativa aprobada.
Usá Arrange–Act–Assert observable
Arrange establece entradas, estado retenido, configuración y tiempo; Act aplica un evento o intervalo de scan; Assert revisa estado, salida, alarma, diagnóstico y elegibilidad de recuperación. Por ejemplo, con estado Running y permissive verdadero, quitar permissive por un scan debe llevar comando a seguro, estado a Fault y motivo registrado. Con Stopped y start falso, un reboot debe mantener salida off y no entrar en Running.
| Arrange | Act | Assert |
|---|---|---|
| Estado seguro conocido | Un evento definido | Estado, salida y diagnóstico nombrados |
Nombrá límites de simulación
La simulación no establece tiempo real de scan, jitter, scheduling bajo carga, demora de red, ruido eléctrico, grounding, cableado de campo, dinámica mecánica, respuesta térmica, fuerza de actuador ni desempeño de seguridad. Usala para reducir incertidumbre antes de niveles posteriores, no para saltarlos. Documentá simplificaciones del modelo y la condición que exige evidencia física.
La emulación también depende de versión y plataforma. Confirmá compatibilidad exacta de controlador, firmware, módulos y herramienta antes de considerar relevante un resultado de emulador. Un proyecto que compila o corre allí no prueba equivalencia con target. Registrá instrucciones o módulos no soportados y llevá esos casos a hardware representativo.
Diferenciá FAT, SAT y SIT
FAT verifica build acordado contra requisitos antes de liberación; SAT verifica alcance instalado, configuración e interfaces locales; SIT verifica interacción de sistemas en contexto de sitio. El mismo escenario puede repetirse en varios niveles, pero su evidencia cambia. Registrá configuración real, entradas, resultados, desvíos y disposición autorizada, sin ocultar un defecto inferior con un workaround de sitio.
Hacé regresión y respetá el ciclo de seguridad
Controlá versiones del proyecto y exports de configuración. Un cambio de firmware, librería, tarea, parámetro de drive, dirección I/O, modelo o comunicación puede invalidar evidencia; la matriz indica qué escenarios regresionar. ISA-84 e IEC 62061 agregan obligaciones de ciclo de seguridad cuya aplicabilidad depende de análisis de peligros, función y jurisdicción. Un test de PLC estándar no valida automáticamente una función de seguridad.
Poné en marcha bajo autorización
La puesta en marcha exige plan aprobado, autoridad nombrada, estado seguro, criterios de detención, rollback y firma física. Inyectá fallas primero en host, simulador, modelo aislado o HIL autorizado; no las inyectes en una planta energizada para completar checklist. Detené ante criterio incumplido, límite protector incierto o rollback impracticable; restaurá la versión aprobada y seguí sólo con disposición autorizada.
Antes de una prueba física autorizada, revisá secuencia con operaciones, control, mantenimiento y dueño de seguridad cuando aplique. Confirmá identidad exacta de controlador e I/O, estado seguro inicial, punto observable esperado, duración máxima y persona autorizada a detener actividad. Una señal visible en dashboard no necesariamente es la señal en terminal de campo; el plan debe nombrar el límite observado.
Para recuperación, definí comportamiento de energización, valores retenidos, establecimiento de comunicación, requisitos de acknowledgement y primera acción permitida al operador. Verificá que alarmas y diagnósticos identifiquen condición sin exponer secretos ni alentar bypass. Si un modelo representa permissive, sensor o actuador, compará supuestos con interfaz real antes de usar resultado para cambiar alcance de puesta en marcha.
Revisá tiempo como presupuesto y no eslogan. Nombrá período de tarea, intervalo de comunicación pedido y revisado, timeout, punto de cola, actualización de entrada, actualización de salida y ciclo de equipo externo. Medilos en hardware representativo configurado cuando requisito depende de tiempo. Revisar código no prueba que un controlador bajo carga cumpla deadline físico.
Usá matriz de trazabilidad después de puesta en marcha. Ante incidente, cambio de parámetro o reemplazo de equipo, indica qué requisitos deben reconsiderarse y qué evidencia ya no es actual. Así queda camino controlado desde comportamiento de campo observado hacia requisito y configuración aprobados.
Referencias
- Rockwell Automation, Studio 5000 Logix Emulate.
- Rockwell Automation, emulated controller documentation.
- Siemens, S7-PLCSIM Advanced.
- Siemens, TIA Test Suite manual.
- ISA, ISA-105 standards.
- ISA, ISA-84 standards.
- IEC, IEC 62061.
Seguí con PLC clean code, límite OPC UA Siemens, SCADA moderno y servicios de programación PLC.



